Cette liste contient uniquement les pays pour lesquels des offres d'emploi ont été publiées dans la langue sélectionnée (par exemple, dans la version française, seules les offres rédigées en français sont affichées, et dans la version anglaise, uniquement celles en anglais).
Nous recherchons un ingénieur FPGA expérimenté sur l’amélioration et l’optimisation de prototypes FPGA existants. Le candidat idéal aura une expérience des chaînes d’outils Xilinx (Virtex-7, UltraScale+, Vivado) et Synopsys (HAPS-100, ProtoCompiler, compilateur DC). Vous travaillerez en étroite collaboration avec les équipes de conception SoC et ASIC afin d’améliorer les flux de prototypage et de soutenir le développement logiciel précoce et la validation système.
Responsabilités
Améliorer et optimiser les prototypes FPGA existants à l’aide des plateformes Synopsys HAPS-100 et Xilinx Virtex-7/UltraScale+
Réaliser l’intégration RTL, la synthèse, le placement et le routage, ainsi que la clôture temporelle pour les conceptions à grande échelle
Utiliser ProtoCompiler pour le partitionnement, la synthèse et l’implémentation de conceptions sur des systèmes multi-FPGA
Utiliser le compilateur de conception Synopsys pour la synthèse et l'optimisation RTL en vue de l'implémentation FPGA ou ASIC
Déboguer et valider les prototypes FPGA à l'aide d'outils tels que Synopsys Identify, ChipScope et Vivado Logic Analyzer
Collaborer avec les équipes de conception ASIC/SoC afin de garantir la compatibilité FPGA et la fidélité de conception
Automatiser les flux de construction et de validation FPGA à l'aide de langages de script (TCL, Python, Shell)
Soutenir les équipes logicielles et micrologicielles en leur offrant un accès anticipé aux plateformes matérielles pour le développement et les tests
Exigences
Licence ou master en génie électrique, génie informatique ou domaine connexe
Plus de 5 ans d'expérience en conception et prototypage FPGA
Maîtrise des flux FPGA (synthèse, analyse temporelle et débogage) sur Xilinx (Vivado) et Synopsys (HAPS-100, ProtoCompiler)
Maîtrise de Verilog/SystemVerilog
Maîtrise des scripts (TCL, Python, Shell) pour l'automatisation des outils
Compréhension de la synthèse ASIC avec le compilateur DC
Excellentes compétences analytiques et de résolution de problèmes, et capacité à travailler en autonomie
Nous utilisons des cookies pour améliorer votre expérience de navigation, analyser le trafic et proposer du contenu personnalisé. En cliquant sur « Accepter », vous consentez à l'utilisation des cookies.
Connectez-vous pour postuler
Créez un compte gratuit ou connectez-vous pour accéder à la page de candidature de cette offre.
Postulez et suivez toutes vos candidatures au même endroit
Enregistrez des offres et ne perdez aucune opportunité intéressante